年度 2012
全部作者 王 進賢(國立中正大學電機工程學系)
論文名稱 AN ULTRA LOW-VOLTAGE/POWER-EFFICIENT ALL-DIGITAL DELAY LOCKED LOOP IN 55 nm CMOS TECHNOLOGY
期刊名稱 Journal of Circuits, Systems and Computers
卷數 21
期數 8
起頁 1240025
迄頁 1240025-14
發表日期 2013-01-07
語言 英文