年度 2010
全部作者 Jinn-Shyan Wang ; Chun-Yuan Cheng ; Je-Ching Liu ; Yu-Chia Liu ; Yi-Ming Wang
論文名稱 A Duty-Cycle-Distortion-Tolerant Half-Delay-Line Low-Power Fast-Lock-in All-Digital Delay-Locked Loop
期刊名稱 IEEE Journal of Solid-State Circuits
卷數 45
期數 5
起頁 1036
迄頁 1047
語言 英文